TP2 · Computer Architecture for On-Board Computers (OBC)

TP2 · Rechnerarchitektur für On-Board-Computer (OBC)

Project lead: FAU Computer Architecture

Projektleitung: FAU Rechnerarchitektur

The general goal of subproject 2 is to establish and test a new architecture concept for the on-board computer (OBC) of nanosatellites, based on the open RISC-V instruction set architecture and using FPGA hardware as the processor implementation platform with soft IPs. The project promises not only a guide for the computer architecture of OBCs in future nanosatellites, but also a decisive influence on the future architecture design of the nanosatellites built at the University of Würzburg and the Zentrum für Telematik.

Ziel des Teilprojektes 2 ist allgemein die Etablierung und die Erprobung eines neuen Architekturkonzeptes für den On-board-Computer (OBC) von Kleinstsatelliten auf der Basis der offenen Befehlssatz-Architektur RISC-V und der Nutzung von FPGA-Hardware als Prozessor-Implementierungsplattform mit Soft-IPs. Das Projekt verspricht nicht nur einen Wegweiser für die Rechnerarchitektur in OBCs zukünftiger Kleinstsatelliten, sondern auch einen entscheidenden Einfluss auf die zukünftige Architekturauslegung für die an der Universität Würzburg und dem Zentrum für Telematik gebauten Kleinstsatelliten.

A particular focus on immunity to radiation effects in orbit lies in the design of a redundant architecture that is relevant not only for a nanosatellite but also for aircraft flying at high altitudes. The starting point for the planned investigation is the RISC-V instruction-set-compatible architecture NOEL-V, already released for space and designed by its developers specifically for space applications.

Ein besonderer Schwerpunkt bei der Immunität gegenüber Strahlungseinflüssen im Orbit liegt in der Konzeption einer redundanten Architektur, die nicht nur für einen Kleinstsatelliten, sondern auch für in großen Höhen fliegenden Flugzeugen von Relevanz ist. Ausgangspunkt für die geplante Untersuchung ist die für den Weltraum bereits aufgelegte RISC-V Befehlssatz-kompatible Architektur NOEL-V, die von den Entwicklern speziell für Anwendungen im Weltraum entworfen wurde.

The project investigates which generic computing modules can be identified for a heterogeneous computer architecture required in a nanosatellite and in a large aircraft, from which an OBC and a payload processor with sufficiently high fault tolerance can be assembled. This is to be achieved through modular, pluggable components of an architecture that can also be integrated into a web configurator. Furthermore, the possibility of subsequently reconfiguring an FPGA as the target platform in the nanosatellite is exploited for the OBC operating in orbit.

Das Projekt untersucht welche generischen Rechenmodule für eine in einem Kleinstsatelliten und in einem Großflugzeug erforderliche heterogene Rechnerarchitektur identifizierbar sind, aus denen ein OBC und ein Payload-Prozessor mit ausreichend hoher Fehlertoleranz assembliert werden können. Diese sollen über modulare, steckbare Komponenten einer Architektur erreicht werden, die auch in einem Web-Konfigurator integriert werden können. Ferner wird die Möglichkeit der nachträglichen Rekonfigurierbarkeit eines FPGAs als Zielplattform im Kleinstsatelliten für den im Orbit im Betrieb befindlichen OBC ausgenutzt.

The implementation comprises a complete architecture with operating system and application demonstration in an FPGA that serves as both demo and target platform. A heterogeneous, flexible architecture with a special number-cruncher processor for controlling the satellite terminal for communication is built. In addition, preprocessing in the OBC and in the payload processor is shown and tested for selected applications, and the use of additional AI accelerators is demonstrated.

Die Implementierung umfasst eine komplette Architektur mit Betriebssystem und Anwendungs-Demonstration in einem FPGA, der zugleich Demo- und Zielplattform darstellt. Es erfolgt der Aufbau einer heterogenen flexiblen Architektur mit speziellem Number-Cruncher-Prozessor zur Ansteuerung des Satelliten-Terminals zur Kommunikation. Zudem wird eine Vorverarbeitung im OBC und im Payload-Prozessor für ausgewählte Anwendungen aufgezeigt und erprobt, sowie der Einsatz von zusätzlichen KI-Beschleunigern demonstriert.

The project contributes to the development of a RISC-V community in Bavaria and Germany by spreading RISC-V technology for aerospace. The porting of the real-time operating system RTEMS to the new architecture NOEL-V light, which is derived from the NOEL-V architecture designed primarily for large satellites, is part of the project.

Das Projekt leistet einen Beitrag zur Entwicklung einer RISC-V-Community in Bayern und Deutschland durch Verbreitung der RISC-V-Technologie für die Raum- und Luftfahrt. Die Portierung des Realzeit-Betriebssystem RTEMS auf die neue Architektur NOEL-V light, die aus der vor allem für den Einsatz in Großsatelliten entworfenen Architektur NOEL-V abgeleitet wird, ist Teil des Projekts.